# THIN-FILM TRANSISTOR

Patent Number: JP1267617
Publication date: 1989-10-25

Inventor(s): NAKAZAWA TAKASHI
Applicant(s): SEIKO EPSON CORP

Application Number: JP19880097636 19880420

Priority Number(s):

IPC Classification: G02F1/133; H01L27/12; H01L29/78

EC Classification: Equivalents:

#### **Abstract**

PURPOSE:To obtain the thin-film transistor which has no fluctuation in parasitic capacity by providing two pieces of drain electrodes wired in parallel to a prescribed length at a prescribed spaced interval and prescribed line width on an insulating substrate and source electrodes wired to a prescribed length at a prescribed line width.

CONSTITUTION: This thin-film transistor has two pieces of the drain electrodes 102 wire din parallel to the prescribed length at the prescribed line width, the source electrode 103 wired to the prescribed length at the prescribed line width between the two drain electrodes 102, a semiconductor layer 104 provided in the direction intersecting with the longitudinal direction of the two drain electrodes 102 and the source electrode 103, a gate insulating film 105 which covers the drain electrodes 102, the source electrode 103 and the semiconductor layer 104, and a gate electrode 106 provided via the gate insulating film 105. The parasitic capacity of the thin-film TR is thereby kept always constant without being affected by a pattern deviation and the specified capacity of a piece of a source wiring 108 is obtd. as well. Namely, the delay time of signals does not fluctuate with each of the source wirings 108 and the liquid crystal display having the display quality uniform over a large screen and high image quality is obtd.

Data supplied from the esp@cenet database - 12

## ⑩公開特許公報(A) 平1-267617

**3**発明の名称 薄膜トランジスタ

②特 願 昭63-97636

②出 願 昭63(1988)4月20日

⑫発 明 者 中 澤 尊 史 長野県諏訪市大和3丁目3番5号 セイコーエブソン株式

会社内

⑪出 願 人 セイコーエブソン株式 東京都新宿区西新宿2丁目4番1号

会社

砂代 理 人 弁理士 上柳 雅誉 外1名

明 钿 書

1. 発明の名称

薄膜トランジスタ

#### 2. 特許請求の範囲

(1) 絶縁基板上に所定の間隔を隔て、所定の線幅で、所定の長さに平行に配線された2本のドレイン電極と、 該2本のドレイン電極の間に所定の線幅で所定の線幅で所定の線でが、 該2本のドレイン電極と平行に所定の線でが、 立て配線されたソース電極と、 該2本のドレイン電極との長手方向と交わるをでは、 数ドレイン電極と 数半導体層を 被覆するゲート 絶縁膜を介して 数けられた ゲート 絶縁膜を介して 数サート 絶縁膜を介して 数サート 絶縁膜を 介して ない は で を 具 嫌 した ことを 特徴とする 薄膜トランシスク・

(2) 該ソース電極の線幅 y , (μm) が y , < (6+1.2x+W)(3+0.6x) / (6+W/2) (μm) x は該絶縁基板の長手方向の長さ (μm) Wは薄膜トランジスタのチャネル幅 (μm) を満たすことを特徴とする第1項記載の薄膜トランジスタ。

(3) 該2本のドレイン電極の線幅 y x (μm)

y = < 2 (3+0.6x) \* / (12+W) (μm) を満たすことを特徴とする第1項記載の薄膜トランジスタ。

#### 3. 発明の詳細な説明

#### [産業上の利用分野]

本発明はアクティブマトリックス方式の液晶 ディスプレイや、イメージセンサや 3 次元集積回 路などに応用される薄膜トランジスタに関する。

#### 〔従来の技術〕

従来の薄膜トランジスタは、例えばJAPANDISPLAY^86の1986年P196~ P199に示される様な構造であった。この構造を一般化して、その概要を第2回に示す。(a)図は上視図であり(b)図はAA^における断面 図である。ガラス、石英、サファイア等の絶縁基板201上に、ドナーあるいは、アクセプタとなる不純物を添加した多結晶シリコジ薄膜から成るソース領域202及びドレイン領域203が形成されている。これに接して、ソース電便203の上側でといるは域202及びドレイン領域203の上側ででよりに多結晶シリコン薄膜から成るチャネル領域206が形成されている。これに接しゲート電極208が設けられている。更にこれに接しゲート電極208が設けられている。

#### {発明が解決しようとする課題}

しかし、従来の薄膜トランジスタは次のような 問題点を有していた。

第3図に薄膜トランジスタの上視図を示し、第 4図にその等価回路を示す。

ゲート電極304と、第3図(a)に示す斜線 部S,でゲート絶録膜を講電体としてゲートGと ソースSの間に寄生容費401が形成される。同

品質を低下させ、大型化の大きな妨げとなっていた。

イメージセンサや3次元集積回路へ応用した場合、回路定数が一定とすることが困難となり、実用化への大きな妨げとなっていた。

本発明は、このような問題点を解決するもので あり、その目的とするところは、寄生容量のばら つきの無い薄膜トランジスタを提供することにあ ス

#### [課題を解決するための手段]

本発明の薄膜トランジスタは、

( a ) 絶縁基板上に所定の間隔を隔て、所定の線 幅で所定の長さに平行に配線された2本のドレイン電極と、該2本のドレイン電極の間に所定の線 幅で所定の長さに配線されたソース電極と、該 2本のドレイン電極及び該ソース電極の長手レイ と交わる方向に設けられた半導体層と、該ドレイ ン電極と該ソース電極と該半導体層を被覆する ゲート絶縁頭と、該ゲート絶縁膜を介して設けら れたゲート電極を具備することを特徴とする。 様に、ゲート電極304と斜線部S。でゲート GとドレインDの間に寄生容量402が形成される。

第3図(b)に示す様に矢印305の方向に、 ゲート質様304のパターンずれが生じると、答 生容量401は減少し、寄生容量402は増大す る。逆に第3図(c)に示す様に矢印306の方 向にゲート電極304のパターンずれが生じる と、寄生容量401は増大し、寄生容量402は 減少する。すなわち薄膜トランジスタの寄生容量 は、ソース電極301及び、ドレイン電極302 に対してのゲート電極304のパターンずれで大 きくばらつく。 バターンずれの主な原因は、ゲー ト電極304のアライメントずれ、フォトマスク 間のピッチずれ等である。従って、同一基板内あ るいは基板間で寄生容量がばらつき、回路定数を 一定とすることが困難となり、波晶ディスプレイ へ応用した場合表示品質がばらつき、更に画質を 低下させていた。又液晶ディスプレイが大型化す ればパターンずれは更に大きくなり、著しく表示

(b) 該ソース電極の線幅 y , (μm) が y , < (6+1.2x+Ψ)(3+0.6x) / (6+Ψ/2) (μm) x は該絶線基板の長手方向の長さ (μm) W は薄膜トランジスタのチャネル幅 (μm) を満たすことを特徴とする。

(c) 該 2 本のドレイン電極の線幅 y z (μ m) が

y : < 2 (3+0.6x) \*/ (12+W) (μm) を満たすことを特徴とする。

#### 【実 施 例】

以下実施例に基づいて、本発明を詳しく説明する。第1図に本発明による薄膜トランジスタの1例を示す。(a)は上視図であり、(b)はBB、における断面図である。ガラス、石英、サファイア等の絶縁基板101上にドナーあるいはアクセプタとなる不純物を添加した多結晶シリコン、非晶質シリコン等のシリコン薄膜から成る2本のドレイン電極102が互いに平行となる様に設けられている。ドレイン電極と同じ材質で、2本のドレイン電極102の間に、ソース電極

103がドレイン電極102と平行になる様に設 けられている。又ソース電極103及びドレイン 電極102の線幅は20μm以下で、その膜厚は 500~5000人が望ましい。このソース言称 103の上側と、ドレイン電極102の上側に接 して、長手方向と交わる方向に多結晶シリコン、 あるいは非品質シリコン等のシリコン薄膜から成 る半導体層104が形成されている。その膜厚は 2000人以下が望ましい。また金属、透明導電 膜等から成るソース配線108がソース電極10 3に接しており、同じくドレイン配線107が、 2本のドレイン電板102に接している。これら 全体をSi0ェ、SiON等のゲート絶縁膜10 5が被覆している。この上に金属、透明導電膜等 から成るゲート電極106がゲート絶縁膜105 を介して半導体層104を、被覆している。ゲー ト絶縁膜105は配線間の絶縁を保持する層間絶 緑膜も兼ねている。この様に構成された薄膜トラ ンジスタは、2つの薄膜トランジスタを並列に接

ネル長しは、第1図の矢印109であり、平行な 2本のドレイン電極102の間隔は、チャネル長 しの2倍に、ソース電極103の線幅を加えた値 となる。又チャネル幅Wは矢印110で示された 値の2倍である。

第5 図に本発明の薄膜トランジスタの上視図を示し、第6 図にその等価回路を示す。

ゲート電極506と第5図(a)に示す斜線部 S。及びS。でゲート絶縁膜を誘電体としてゲートの間に寄生容量601、602 が形成される。同様にゲート電極506と斜線に寄生容量603 が形成される。第5図(b)に示す様に矢印51 1の方向にゲート電極506のパターンずれがする。 ことなく一定であり、その結果、寄生る影響は 全なく一定である。以外のではよる影響は 全なく一定である。以外のではよる影響は 全なく一定である。以外のでは、に示す様に でゲート電極506が矢印512方向にパターン にゲート電極506が矢印512方向にパターン でゲート電極506が矢印512方向にパターン でがったである。第5図(d)に示していが生じても同様である。第5図(d)に示し

た方向にバターンずれが生じた場合は、S。の面 機はパターンずれがない場合と同じであるが S。、S。の面積が変化する。すなわち寄生容量 601が大きくなり、602が小さくなるが第6 図に示す等価回路からも明らかな様に、寄生容量 601と602は並列となっているため、ドレイン側の寄生容量のトータルはバターンずれがない。 場合と同じ(S。+S、=S」+S。)となる。 第5図(e)の場合も全く同様(S。+S。 にバターンずれが生じても薄膜トランジスを にバターンずれが生じても薄膜トランジスを にバターンずれが生じても薄膜トランラを にバターンずれが生じても ないは基板間での寄生容量のばらつきを無くす ことが可能となる。

**娘したのと等価となる。薄膜トランジスタのチャ** 

薄膜トランジスタを形成する絶縁基板としてガラス基板が広く使用されている。一般にガラス基板を熱処理を行い常温にもどすと、熱処理前のガラス寸法に比べ、熱処理後の寸法は小さくなる。 (以下基板の収縮と呼ぶ)1例として、#705 9(コーニング社製)の基板の収縮を第7図に示

す。横軸は熱処理温度、縦軸は10cm当りの基 板の収縮量を示す。第7図より明らかな機に50 0℃以上の熱処理により急激な基板の収縮が生ず る。半導体層504が多結晶シリコン等の500 で以上の高温で形成する半導体を用いた場合、半 導体形成後基板の収縮が生じドレイン電極503 及びソース電極502に対しての半導体層504 及びゲート電極506のパターンずれが大きくな る。これを第8図を用いて説明する。ソース電機 801及びドレイン電極802を形成し、第8図 に示す形状にパターニングした後半導体層803 を形成する。半導体層803の形成時に基板の収 縮が生ずる。従って半導体層803、ゲート電極 804、ソース配線805及びドレイン配線80 6のパターンずれは基板の収縮を考慮しなければ ならない。ここでアライメント精度、フォトマス クのピッチずれ等によるパターンずれをdiと し、基板の収縮によるパターンずれをd.とす る。ソース電極801及び、ドレイン電極802 に対しての半導体層803のパターンずれ許容寸

法808は2d」+d」以上とする。又ソース電極801及びドレイン電極802に対してのゲート電極804、ソース配線805、ドレイン配線806、半導体層803のそれぞれのバターンずれ許容寸法807、809、810、811をd」+d」以上とする。以上の様なパターンずれ許容寸法とすれば、どの方向にバターンずれが生じても、寄生容量のばらつきを無くすことができ、半導体層803を多結晶シリコン等の500で以上の高温で形成する半導体を用いた場合特に有効である。

本発明の薄膜トランジスタの寄生容量と従来の 薄膜トランジスタの寄生容量を第10図を用いて 説明する。第10図(a)に本発明の薄膜トラン ジスタの上視図を示す。斜線部S.及びS。で示 された部分は、ゲート絶縁膜を誘電体としてゲー ト電極1004とドレイン電極1002の間に寄 生容量を形成している。どの方向にパターンずれ が生じてもS.+S』は一定であり、その面積 け

$$S_4 = S_8 = \{2(d_1+d_2)+W\}(d_1+d_2)+LW/2$$

(µm²) - (3)

で表わされる。

ゲート絶縁膜が同一の材質で、同一の厚さであれば寄生容量は面積Si~Siに比例する。

ここで、アライメント精度、フォトマスクの ピッチずれ等によるバターンずれd: は通常 3 (μm) 程度である。

又、基板の収縮d,は、多結晶シリコンを形成 する一般的な温度である600℃前後で第6図よ り、基板の長さ10cm当り約6μmである。

従って式 (1)、 (2)、 (3)へd<sub>1</sub>=3、 d<sub>2</sub>=0.6×(×は基板の長手方向の長さ (cm))を代入すると、

$$S_1 + S_2 = 2\{y_2\{6+\pi/2\}+L\pi/4+\pi/2\{3+0.6x\}\}$$

 $(\mu \, \text{m}^2) - (4)$ 

 $S_2 = y_1 (6 + W/2) + LW/2$ 

 $(\mu m)^2 - (5)$ 

 $S_4 + S_8 = \{2(3+0.6x) + W\}(3+0.6x) + LW/2$ 

- (6)

 $S_1+S_2=2\{y_2(2d_1+W/2)+W/2\cdot L/2+W/2(d_1+d_2)\}$ 

 $(\mu m') - (1)$ 

y』はドレイン電極1002の幅(μm)

しは薄膜トランジスタのチャネル長 (μm)

W は 薄膜トランジスタのチャネル幅 (μm) で表わされる。

一方斜線部 S . で示された部分により、ゲート電極 1 0 0 4 とソース電極 1 0 0 1 の間に寄生容量を形成しておりその面積は、

 $S_{z=y}$ ,  $(2d_1+W/2)+2\cdot W/2\cdot L/2$ 

(µm') - (2)

y , はソース電極 1 0 0 1 の幅 (μm) で表わされる。

又第10図(b)に従来の薄膜トランジスタの上視図を示す。料線部S。で示された部分によりゲート電極1008とソース電極1005の間に寄生容量が形成されている。料線部S。で示された部分も同様にドレイン電極1006とゲート電極1008の間に寄生容量を形成している。パターンずれが無ければS。とS。の面積は等しく

となる。

従来の薄膜トランジスタに比べ、ソース電極と ゲート電極の間に形成される寄生容量を小さくす るには、

S 2 < S 4 -

を満足すればよい。

(7) 式へ (4) (6) 式を代入して整理する と

 $y_1 < (6+1.2x+1)(3+0.6x)/(6+1/2)$ 

 $(\mu m) - (8)$ 

が得られる。

すなわちソース電極の幅 y , が (8) 式を満足 していれば、従来の薄膜トランジスタに比べソー ス電極とゲート電極の間に形成される寄生容量を 小さくすることが可能となる。

第11図に、被晶ディスプレイへ応用した場合の等価回路を示す。1本のソース配線1103には、ゲート配線1104と同数の寄生容量1106が形成される。

ソース電極の幅y」は使用するマスクアライ

ナーの解像度限界の線幅とし、NSR-L750 /G (日本光学製)を使用すれば4(μm)とす ることが可能となる。ここでチャネル長しを 10 (μm)、チャネル幅Wを10 (μm)とす ればS。は94(μ㎡)となる。又従来の薄膜ト ランジスタでは、基板の長手方向の長さを30 (cm) とすればS . は1142 (um) となり、 面積もS。/S。は約12となり、従来の薄膜ト ランジスタに比べ寄生容量1106は1/12と なる。一般にテレビ表示を行なう場合ゲート配線 1104は500本程度であるから、1本のソー ス配線1103に形成される寄生容量は1/60 00で済み、ホールド回路1101の駆動能力が 従来に比べ1/6000となり大幅に小さくでき る。このためLSIの小型化が可能となり同時に 安価となる。又、寄生容量1006はパターンず れの影響を受けることなく常に一定であるから、 1 本のソース配線の容量は不変となり、ホールド 回路1001の負荷も一定となる。これによりソ ース配線に入力される信号波形は、ソース配線ご

駆に励起する。第12図(b)に示すデータ信号はゲート信号に同期してソース配線に供給され、 薄膜トランジスクを通して液晶層に伝達される。 ゲート信号が次行電極に移ると薄膜トランジスタ は非導通状態となりソース配線と液晶層は絶縁を れる。従って液晶層に暫えられたデータ信号は次 の走査を受けるまで保持される。液晶層の電圧変 化を第12図(c)に示す。薄膜トランスタが 導通状態から非導通状態に変わった時電圧変が ダリ1201が発生する。この△Vは薄膜トラン ジスタのドレイン電極とゲート電極の間で形成さ れる寄生容量Cpと液晶層Cἰσの比で決定され次 式で表わされる。

AVOC CP/CP+Che

すなわち、寄生容量Cpが従来の薄膜トランジス タより小さければΔVは小さくでき、液晶層での 保持特性が向上し、フリッカーがなく、コントラ スト比が大きくなり、高画質化できる。更に、液 品ディスプレイが大形化してもパターンずれによ る寄生容量の変化がなく小さくできるため高画質 とに信号の遅延時間がばらつくことはなく、大画面にわたり、均一な表示品質で、高画質の液晶ディスプレイが実現できる。

従来の薄膜トランジスタに比べ、ドレイン電極 とゲート電極の間に形成される寄生容量を小さく するには

S , + S , < S , - (9) を満足すればよい。

(9) 式へ(5) (6) 式を代入して整理する と、

 $y = \langle 2 (3 + 0.6 x)^2 / (12 + W)$ 

 $(\mu m) - (10)$ 

すなわちドレイン電極の幅 y \* が (10) 式を 済足していれば、従来の薄膜トランジスタに比べ ドレイン電極とゲート電極の間に形成される寄生 容量を小さくすることが可能となる。

第12図に薄膜トランジスタを用いた液晶ディスプレイの一般的な駆動液形を示す。第12図 (a)はゲート配線に印加されるゲート信号であり、行ごとに薄膜トランジスタを時分割で導通状

の大型液晶ディスプレイが実現できる。

本発明の薄膜トランジスタの特性を第9図に示す。 横軸はゲート電圧Vos、縦軸はドレイン電流 I。 の対数値である。ドレイン電圧V。 は、4 (V)チャンネル長は20μm、チャンネル幅 I 0μmである。半導体層には多結晶シリコンを 用い、 その膜厚は200Aである。第8図より明らかな様に小さいOFF電流と大きいON電流が 両立しており、 従来の薄膜トランジスタとほぼ同様な特性である。

#### (発明の効果)

本発明は次のようなすぐれた効果を有する。 第1にパターンずれの影響を受けることなく 額トランジスタの寄生容量を常に一定とすること が可能となり、この結果1本のソース配線の容量 も一定となる。すなわちソース配線ごとに信号の 遅延時間がばらつかず大画面にわたり均一な表示 品質で、高画質の液晶ディスプレイが実現でき

第2に、薄膜トランジスタのソース電極とゲー

ト電極の間に形成される寄生容量が従来の薄膜トランジスタに比べ小さくでき、液晶ディスプレイへ応用した場合、駆動回路の負荷が小さくなり、チップサイズが小さく安価なドライバ I C が使用可能となる。従来と同じ駆動能力のドライバ I C を使用すれば、更に多くの走査線を持つ液晶ディスプレイも駆動可能となる。

第3に、薄膜トランジスタのドレイン電極と ゲート電極の間に形成される寄生容量がパターン ずれの影響を受けることなく一定でしかも従来に 比べ小さくでき、液晶層での信号電圧の保持特性 が向上し、フリッカーがなく、コントラスト比が 大きくなり、高画質化できる。

第4に、回路定数を一定にできることにより、 アクティブマトリックス基板あるいはホールド回 路の投計を容易にできる。

第5に、パターンずれに対する許容度が大きく 設計できるため、従来の様な厳しい工程管理が不 用となり、歩留りが大幅に向上する。

第6に、パターンずれに関係なく寄生容量を一

タの構造を示し、 (a) は上視図、 (b) は断面 図である。

第2図(a)(b)は従来の薄膜トランジスタの構造を示し(a)は上視図、(b)は断面図である。

第3図(a)~(c)は、従来の薄膜トランジ スタの構造を示す上視図である。

第4図は、従来の薄膜トランジスタの等価回路 図である。

第5図(a)~(e)、第8図は、本発明の薄膜トランジスタの構造を示す上視図、第6図は等価回路図である。

第7図は基板の収縮を示すグラフである。

第9図は、本発明の薄膜トランジスタの特性を 示すグラフである。

第10図(a)(b)は、本発明の薄膜トランジスタと従来の薄膜トランジスタの上視図であ

第11図は薄膜トランジスタを用いた液晶ディスプレイの等価回路図、第12図(a)~(c)

定とできるため、基板内のばらつきあるいは基板間のばらつきを無くすことができ、大幅に品質が向上でき、更に大面積基板上へ均一な特性をもった薄膜トランジスタの形成を実現できる。

第7に、トランジスタ特性は従来の特性と全く 同一であり、小さいOFF電流と大きいON電流 を両立できる。

第8に、半導体層に多結晶シリコン等の500 で以上の高温で形成する半導体を用いた場合、基 板の収縮に基因するパターンずれの影響を全く受 けることなく、寄生容量を一定に保つことが可能 となり、回路定数を一定にすることができる。

以上のように、本発明の薄膜トランジスタは数多くの優れた効果を有するものであり、その応用範囲は、ディスプレイ用のアクティブマトリックス基板やその周辺回路、イメージセンサ、3次元業積回路など多岐にわたる。

#### 4. 図面の簡単な説明

第1図(a)(b)は本発明の薄膜トランジス

は液晶ディスプレイの駆動波形である。

101、201・・・・・・ 基板

103.202.301.502.801.

1001、1005・・・・ソース電極

 $1\ 0\ 2\ ,\ 2\ 0\ 3\ ,\ 3\ 0\ 2\ ,\ 5\ 0\ 3\ ,\ 8\ 0\ 2\ ,$ 

1002、1006・・・・・ドレイン電極

108、204、805・・・ソース配線

107、205、806・・・ドレイン配線

104, 206, 303, 504, 803,

1003、1007·····半導体層

105、207・・・・・ゲート絶縁膜

106, 208, 304, 506, 804,

1004、1008・・・・ゲート電極

401, 402, 601, 602, 603.

1106 · · · · · · · · 寄生容量

1101・・・・・・・ホールド回路

1102・・・・・・・・走査回路


1103・・・・・・・ソース配線


1104・・・・・・・ゲート配線

### 1 1 0 7 · · · · · · · · 液晶層


以上


セイコーエブソン株式会社 代理人 雅 營 (他1名)







第 1 図






(a)







第 3 図


第 2 図




第4図









第 5 図




第 6 図




第 7 図




第8図





第 9 図






第10図







第11図

第12図